.RU

3 АРХИТЕКТУРА И ФУНКЦИОНАЛЬНЫЕ ВОЗМОЖНОСТИ МИКРОПРЦЕССОРНЫХ СИСТЕМ НА ОСНОВЕ 8-МИ РАЗРЯДНЫХ МИКРОПРОЦЕССОРОВ



^ 3 АРХИТЕКТУРА И ФУНКЦИОНАЛЬНЫЕ ВОЗМОЖНОСТИ МИКРОПРЦЕССОРНЫХ СИСТЕМ НА ОСНОВЕ 8-МИ РАЗРЯДНЫХ МИКРОПРОЦЕССОРОВ


3.1 Микропроцессорный комплект серии K580


Микропроцессорный комплект серии K580 содержит набор БИС для построения микропроцессорных устройств относительно невысокого быстродействия, работающих с тактовой частотой до 2,5 МГц.

Все микросхемы, входящие в состав МПК, выполнены по n-МДП технологии, однако входные и выходные сигналы соответствуют уровням логических схем ТТЛ-технологии, что упрощает переходы между микросхемами данной серии и микросхемами ТТЛ-технологии любых серий.

Микропроцессорный комплект ИС (МПК) серии К580 характеризуется архитектурным единством, унификацией интерфейса, программируемостью микросхем, их логической и электрической совместимостью. Фиксированный набор команд, 8-разрядная организация, большой выбор периферийных ИС различного назначения, относительно высокое быстродействие, умеренное потребление мощности обеспечивают МПК широкое применение при создании средств вычислительной техники. В основном на МПК данной серии строятся микропроцессорные устройства решающие задачи, связанные с управлением разнообразными технологическими процессами.

Комплект имеет следующие особенности. В нем предусмотрена БИС центрального процессора, содержащая в одной микросхеме операционное и управляющее устройства. Это существенно упрощает построение микропроцессорного устройства. Кроме того, из соображений упрощения программирования для управления, микросхемами МПК применяется фиксированный набор команд. Использование такого фиксированного набора команд, облегчая составление программ, в то же время является фактором, снижающим быстродействие микропроцессорного устройства.

В состав МПК серии КР580 входят интегральные микросхемы, характеристика которых приведена в таблице 2.


^ Центральный процессорный элемент (МП). БИС центрального процессорного элемента МПК серии К580 представляет собой 8-разрядный процессор - БИС, в котором совмещены операционное и управляющее устройства. Управляющая память недоступна пользователю, в ней уже в процессе изготовления БИС записываются микропрограммы операций (микропрограммы, по которым выполняются команды). Таким образом, предусматривается использование определенной системы команд, в которую пользователь не может внести изменений. Поэтому данный МПК является не микропрограммируемым, т.е. программируемым не на уровне микрокоманд, а на уровне команд.

Структурная схема. На рисунке 3.1 приведена структурная схема БИC ЦПЭ в состав которого входят следующие основные узлы.

Регистры. Для хранения участвующих в операциях чисел предусмотрено семь 8-разрядных регистров. Регистр А, называемый аккумулятором, предназначен для обмена информацией с внешними устройствами (т.е. содержимое этого регистра может быть выдано на выход либо со входа в него может быть принято число), при выполнении арифметических, логических операций и операций сдвига он служит источником операнда (числа, участвующего в операции), в него помещается результат выполненной операции.


Шесть других регистров, обозначенных В, С, D, Е, Н, L образуют блок регистров общего назначения (РОН). Эти регистры могут использоваться как одиночные 8-разрядные регистры или в случаях, когда возникает необходимость хранить 16-разрядные числа, они объединяются в пары ВС, DE, HL.

Таблица 2



Обозначение

Назначение

Выполняемые функции

1

КР580ИК80А

580ВМ80


Восьмиразрядный параллельный центральный процессор

Центральный процессор с фиксированной системой команд для обработки параллельной 8-разрядной информации

2

КР580ИК51A

580ВВ51


Программируемый последовательный интерфейс

Универсальное синхронно-асинхронное программируемое приемно-передающее устройство последовательной связи

3

КР580ВИ53

580ВИ53


Программируемый таймер

Формирует программно-управляемые временные задержки для синхронизации управляемых объектов в реальном масштабе времени

4

КР580ИК55А

580ВВ55

Программируемый параллельный интерфейс

Программируемый ввод-вывод параллельной информации различного формата

5

КР580ИК57

580BT57


Программируемый контроллер прямого доступа к памяти

Высокоскоростной обмен информацией между памятью МПУ и периферийными устройствами

6

КР580ВН59

580BH59

Программируемый контроллер прерываний

Обслуживает до 8 запросов на прерывание от внешних устройств

7

КР580ГФ24

580ГФ24


Генератор тактовых импульсов


Формирует две последовательности тактовых импульсов, необходимые для работы центрального процессора

8

КР580ВК28

580ВК28

КР580ВК38

580ВК38

Системный контроллер



Формирует сигналы, предназначенные для управления различными устройствами, входящими в состав МПУ

9

КР580ВА86

KP580BA87


Шинный формирователь

Двунаправленный 8-разрядный шинный формирователь с неинвертирующим (инвертирующим) выходом с высокой нагрузочной способностью и тремя состояниями

10

КР580ИР82

КР580ИР83


Буферный регистр


8-разрядный буферный регистр с неинвертирующим (инвертирующим) выходом с тремя состояниями

11

КР580В Г75


Программируемый интерфейс ЭЛТ

Контроллер вывода информации из памяти МПУ на экран ЭЛТ

12

КР580ВГ79


Программируемый интерфейс клавиатуры и дисплея

Контроллер вывода информации из памяти МПУ для клавиатуры и дисплея

13

КР580ВК91А

Интерфейс микропроцессор – канал общего пользования

Устройство сопряжения МП с информационно-измерительной системой

14

КР580ВА93

Приемопередатчик микропроцессор – канал общего пользования

Программированный приемопередатчик







Рис.3.1 Структурная схема центрального процессора




Регистры БР1, БР2, W, Z используются как буферные, программно-недоступные регистры (т.е. регистры, к которым программист при составлении программы не может обращаться).

16-разрядный указатель стека SP служит для адресации особого вида памяти, называемого стеком.

16-разрядный счетчик команд РС предназначен для хранения адреса команды; после выбора из оперативной памяти текущей команды содержимое счетчика команд увеличивается на единицу, и, таким образом, формируется адрес очередной команды (при отсутствии безусловных и условных переходов).

При обращении к памяти для выборки данных (но не команд) в качестве адреса может использоваться содержимое любой пары регистров блока РОН.

При выдаче адреса содержимое соответствующих регистров передается в 16-разрядный регистр адреса (РА), из которого далее через буфер адреса адрес поступает на 16-разрядную шину адреса (ША). С этой шины адрес может быть принят в оперативную память. Число кодовых комбинаций 16-разрядного адреса равно 216, каждая из этих кодовых комбинаций может определять адрес (номер) одной из ячеек оперативной памяти. Таким образом, обеспечивается возможность обращения к памяти, содержащей до 216 = 26×210 = 64 К 8-ми разрядных слов (байт).

^ Арифметическо-логическое устройство. В 8-разрядном АЛУ предусмотрена возможность выполнения четырех арифметических операций (сложение с передачей переноса в младший разряд и без учета этого переноса, вычитание с передачей переноса в младший разряд и без учета этого переноса), четырех видов логических операций (операций конъюнкции, дизъюнкции, неравнозначности, сравнения), а также четырех видов циклического сдвига.

При выполнении арифметических и логических операций одним из операндов служит содержимое аккумулятора и результат выполненной операции помещается в аккумулятор. Циклический сдвиг выполняется только над содержимым аккумулятора.

^ Регистр признаков. Этот 5-ти разрядный регистр предназначен для хранения определенных признаков, выявляемых в числе, представляющем собой результат выполнения некоторых операций. Пять триггеров этого регистра используются для хранения следующей информации:


^ Блок управления. Состоит из регистра команд (РК), куда принимается 1-й байт команды, и управляющего устройства (УУ), формирующего управляющие сигналы, под действием которых выполняются микрооперации в отдельных узлах. Управляющее устройство содержит выполненную на программируемой логической матрице управляющую память, в которой хранятся микропрограммы отдельных операций. Однако, как уже указывалось, пользователь не может изменить содержимого управляющей памяти, а значит, и состава команд.

^ Буферы. Буфер данных (БД) и буфер адреса (БА) обеспечивают связь процессора с внешними шинами данных и адреса. Особенность буферов состоит в том, что в каждом разряде они используют логические устройства с тремя состояниями. В них, кроме состояний логического 0 и логической 1, предусмотрено еще третье состояние, в котором они имеют практически бесконечное выходное сопротивление и оказываются отключенными от соответствующих шин. Использование таких буферов позволяет процессору отключаться от внешних шин (шин данных и адреса), предоставляя их в распоряжение внешних устройств, а также позволяет использовать одну и ту же шину данных как для приема данных (т.е. в качестве входной шины), так и для выдачи данных (т.е. в качестве выходной шины). Такое использование шины данных позволяет сократить число выводов БИС.


^ Генератор тактовых импульсов КР580ГФ24. Структура ГТИ и его условное обозначение и временные диаграммы работы схемы приведены на рисунке 3.2.

Выводы XTALI и XTAL2 служат для подключения кварцевого резонатора, а вывод TANK - для выбора его гармоники. Выход генератора буферизирован и выведен на линию OSC так, чтобы другие устройства МС могли его использовать. Основой схемы является делитель на 9, поэтому частота кварцевого резонатора должна быть в 9 раз больше, чем частота следования импульсов Ф1, Ф2. Частота кварцевого резонатора определяется быстродействием МС и лежит в пределах 4,5÷22,5 МГц. При OSC=22,5 МГц период следования синхроимпульсов Ф1 и Ф2 (длительность микротакта) 400 нс, что соответствует нижней границе диапазона, допустимого для МП КР580ИК80А (КР580ВМ80).

В состав схемы КР580ГФ24 входят также логические цепи для генерации строба (Status Strobe), синхронизации сигнала RDYIN (Ready Input) и формирования мощного выхода RESET, служащего для аппаратного сброса МС в исходное состояние.


^ Системный контроллер и формирователь шины КР580ВК28/ВК38. Специальная БИС типа KP580BK28/ВК38 представляет собой системный контроллер и формирователь шины данных для МС на базе МП ВМ80. Схема формирует базовый набор управляющих стробов магистрали обеспечивает двунаправленную буферизацию шины данных МП от основной памяти и устройств ввода-вывода. В БИС использована биполярная ТТЛШ-технология, гарантирующая небольшие задержки и высокую нагрузочную способность.

Структурная схема системного контроллера KP580BK28/ВК38 и его условное графическое обозначение приведены на рисунке 3.3. Двунаправленный 8-разрядный шинный формирователь обеспечивает выход DB7÷DB0 со стороны системной магистрали с током нагрузки до 10 мА и емкостью нагрузки до 100 пФ, а также изолирует шину данных МП D7÷D0 от системной. Задержка, вносимая формирователем в шину данных, не превышает 40 нс. Формирователь выполнен по схеме с тремя состояниями.





Рис.3.2 Структурная схема ГТИ КР580ГФ24 (а), условное графическое обозначение (б), временные диаграммы работы (в)








Рис.3.3 Структурная схема системного контроллера КР580ВК28/ВК38 (а), условное графическое обозначение (б), временные диаграммы работы (в)




В состав контроллера входит регистр-защелка, который по стробу фиксирует слово состояния SW, выдаваемое МП в начале каждого машинного цикла. Слово состояния определяет тип текущего машинного цикла, в зависимости от которого логическая схема контроллера формирует один из пяти управляющих стробов системной магистрали: , , , , . Временные диаграммы их генерации приведены на рисунке 3.3,в и зависят от длительности стробов DBIN и микропроцессора.


^ 3.2 Особенности реализации режимов передачи данных


Для включения МП в любую систему, ведущую обработку информации, необходимо установить средства и методы его сопряжения с остальными устройствами системы, т.е. интерфейс. При работе в системе МП производит интенсивный обмен информацией с запоминающими устройствами, устройствами ввода-вывода (УВВ) информации, организует обмен информацией между ними. При этом МП принимает команды из ЗУ, расшифровывает их, обеспечивает их исполнение, в случае необходимости обращается к ЗУ данных или к УВВ. От того, насколько эффективно организован такой обмен командами и данными, зависит быстродействие вычислительного устройства, точность решения задач.

Система шин, вспомогательных устройств и выполняемых ими алгоритмов, предназначенных для организации обмена между МП, ЗУ и УВВ, образует интерфейс. В функции интерфейса входят дешифрация адреса устройств, синхронизация обмена информацией, согласование формата слов, дешифрация кода команд, электрическое согласование сигналов и др. Все эти функции не может выполнить только МП вследствие ограниченности числа выводов его корпуса, выходной мощности буферных схем, сложности и специфичности выполнения задач обмена информацией. Поэтому функция интерфейса в системе распределяется между:


В простых, не обладающих большой вычислительной мощностью МП, организация обмена информацией между МП, ЗУ и УВВ возможна на основе использования средств, содержащихся в самом МП. Недостающие функции (если возникает необходимость в их выполнении) в этом случае реализуются программно.

Более сложные ЗУ и УВВ объединяются с МП дополнительными интерфейсными устройствами, реализованными в виде самостоятельных микросхем, которые входят в состав МПК ИС. Иногда функции интерфейса настолько сложны, что они изготовляются на одной или нескольких печатных платах с использованием десятков и даже сотен ИС.

Существуют также сложные ЗУ и УВВ со специфическими алгоритмами управления (накопители на гибких и жестких магнитных дисках, дисплеи различных типов и др.), реализация которых возможна лишь специальными контроллерами.

Широко применяются три способа организации связей, между МП, ЗУ и УВВ:

  1. программно управляемая передача данных,

  2. использование прерываний,

  3. прямой доступ к памяти.


Программно-управляемая передача данных. Под программно-управляемой передачей данных подразумевается обмен информацией между МП и УВВ. Особенностью этого способа обмена является использование одной или нескольких специальных команд, при выполнении которых обеспечивается обмен информацией между МП и УВВ.

УВВ подключаются к шине адресов, шине данных и управляющим шинам МП через блоки селектора и интерфейса (СИ). Одна из задач, выполняемых блоком СИ, - определение адреса «своего» УВВ и согласование этого УВВ с шинами МП. Последний адресуется к нужным УВВ (на рисунке 3.4 УВВ1 – УВВN) либо как к обычным ячейкам памяти, либо с помощью специальных сигналов, указывающих, что выполняется программно-управляемая передача данных.





Рис.3.4 Схема подключения УВВ к МП




Рассмотренный способ обмена информацией между МП и УВВ является относительно простым и быстродействующим, так как в нем не учитывается готовность УВВ к приему или выдаче информации.

Учет готовности УВВ производится введением в схему интерфейса специального флагового триггера, который устанавливается в единичное состояние, когда заканчивается выполнение определенного действия и становится возможным обмен данными. Перевод флагового триггера в единичное состояние изменяет содержимое программного счетчика не на 1, а на 2, т.е. обеспечивается пропуск очередной команды.

Программно-управляемый обмен информацией в этом случае осуществляется при вводе и выводе.

При вводе: 1) начать ввод; 2) пропустить, если данные готовы; 3) перейти к 2; 4) прочитать содержимое шины данных в МП.

Команда 1 принимается схемой интерфейса, после чего начинается процесс выборки данных с устройства ввода, а флаговый триггер устанавливается в состояние «0». Например, при вводе данных с дискеты запускается механизм устройства считывания с дискеты. Когда данные будут готовы, схема интерфейса принимает их из устройства ввода и выдает на шину данных МП. После того как информация на шине данных установится, флаговый триггер переводится в единичное состояние, пропускается команда 3 и производится загрузка МП информацией с шиной данных (команда 4). Если по каким-либо причинам флаговый триггер не установится в состояние «1», МП войдет в цикл, непрерывно выполняя команды 2 и 3.

При выводе: 1) пропустить, если устройство вывода готово к приему информации; 2) перейти к 1; 3) передать данные в устройство вывода, сбросить флаговый триггер в нулевое состояние.

Команда 1 определяет, установлен ли в единичное состояние флаговый триггер, что свидетельствует о готовности устройства вывода к приему информации. Если триггер в состоянии «1» команда 2 пропускается, информация передается из МП в интерфейс УВВ, а флаговый триггер сбрасывается в нулевое состояние. После записи данных из интерфейса в УВВ флаговый триггер снова устанавливается в нулевое состояние, что говорит о готовности УВВ принять следующее слово. Сигнал готовности поступает на МП.


^ Передача данных с использованием режима прерываний. Микропроцессор, работающий в режиме прерываний, имеет специальный вход, сигнал на котором останавливает исполнение основной программы, и МП начинает обслуживание прерывания. Сигнал прерывания может поступить от любого УВВ, однако при этом должны быть соблюдены следующие условия:

  1. устройство, от которого поступил сигнал прерывания, должно быть однозначно определено;

  2. должно быть сохранено состояние всех регистров ИП, так как оно будет затем использовано после обслуживания прерывания.


Существует два способа реализации режима прерывания:

    • программный;

    • схемотехнический (аппаратный).


При программной реализации все запросы на прерывание поступают по общей шине и устанавливают в «1» триггер прерывания, что запрещает другие виды прерываний и приводит к выполнению одного или нескольких тактов, в течение которых содержимое программного счетчика и регистров, участвующих в выполнении основной программы, засылается для сохранения в определенные ячейки памяти. Программный счетчик при этом устанавливается в состояние, соответствующее адресу первой команды программы обслуживания прерываний.

Программа обслуживания прерываний обеспечивает запись в память содержимого регистра, если это не реализовано схемотехнически. Затем эта программа устанавливает УВВ - источник сигнала прерывания и передает управление программе обработки запроса от этого источника. После выполнения этой программы восстанавливается содержимое регистров и программного счетчика, сбрасывается в «0» триггер прерывания и разрешается поступление новых запросов на прерывание.

Как же должен реагировать МП на одновременное поступление сигналов прерывания от нескольких источников или на поступление сигнала на прерывание после включения программы обслуживания прерывания от другого источника? Для таких случаев предусмотрен режим обслуживания по приоритету. При этом каждому источнику сигнала на прерывание соответствует определенный уровень (или показатель) приоритета. УВВ с высшим приоритетом будет обслуживаться в первую очередь. Программа обслуживания прерываний ведет опрос состояний флаговых триггеров от УВВ с высшим до УВВ с низшим приоритетом. После проведения опроса управление передается программе обслуживания УВВ с наивысшим на настоящий момент приоритетом. Если при выполнении этой программы поступит запрос на прерывание от УВВ с более высоким приоритетом, то программа организует запись в память текущего состояния регистров и программного счетчика и передачу управления программе обслуживания этого УВВ. Максимально допустимое число последовательных прерываний прерывающих программ называется глубиной прерываний и зависит от емкости стека (магазинной памяти).

Основной недостаток программной реализации режима прерываний - большое время между моментами поступления запроса на прерывание и началом его обслуживания. Значительное уменьшение этого времени можно получить схемотехнической (аппаратной) реализацией режима приоритетного прерывания, структурная схема которой приведена на рисунке 3.5.

На схеме к МП подключены N устройств ввода-вывода информации через устройства прерывания (УПi). Все УП соединены сигнальной связью «Приоритет» (П) таким образом, что выход П устройства УПi соединен с входом П устройства УПi+1. При таком подключении УП приоритеты различных устройств определяются их относительным расположением в цепочке. Так, высший приоритете имеет УП1, на вход П которого подан сигнал «1», а низший - УПN. В схеме предусмотрено включение N-разрядного регистра маски (РгМ), в который с шины данных МП записывается так называемый код маски. Наличие «1» в i-м разряде PгM исключает соответствующее УПi из цепочки, в результате чего МП не реагирует на запросы прерывания (ЗП) от этого УВВ. При этом цепочка не разрывается.

Система прерывания в значительной мере определяет качество вычислительной системы, в которой предусмотрено взаимодействие МП с УВВ. При этом учитываются два показателя: время реакции на запрос и дополнительные затраты (программные и схемотехнические) на обслуживание прерываний.





Рис.3.5 Схема аппаратной реализации режима прерывания




^ Канал прямого доступа в память. Канал прямого доступа в память (ПДП) применяется там, где необходимо подключить МП к быстродействующему УВВ. Обмен данными по этому каналу обеспечивает максимальную скорость ввода и вывода информации.

Работа канала ПДП основана на непосредственной передаче данных между памятью и УВВ без участия МП. Такой режим осуществляется при прерывании выполнения основной программы на время обращения УВВ к памяти. Поскольку память отключена от МП и подключена к УВВ только на время записи в ЗУ или чтения из ЗУ, говорят, что обмен происходит в режиме захвата цикла памяти.

Передача данных с помощью канала ПДП имеет преимущество перед режимом прерываний, связанное с отсутствием потерь времени на вход в прерывающую программу и выход из нее на запись, сохранение, а затем восстановление состояния программного счетчика и участвующих в вычислительном процессе регистров МП. Это достигается существенным усложнением интерфейса канала ПДП по сравнению с режимом прерывания.

Канал ПДП в вычислительной системе должен выполнять следующие функции: адресацию к нужной ячейке памяти, синхронизацию работы памяти и УВВ на время обмена, осуществление обмена, назначение приоритетов, а при необходимости и очереди обслуживаемых УВВ. Обычно передача данных в режиме ПДП имеет приоритет перед другими видами обмена. Одна из простых схем канала ПДП приведена на рисунке 3.6.

Устройство ввода-вывода вырабатывает сигнал запроса на обращение к ОЗУ, который через устройство управления интерфейса (УУИ) канала ПДП поступает на МП. Микропроцессор отвечает сигналом разрешения на захват цикла памяти с учетом приоритета УВВ, так как к каналу ПДП может быть подключено много УВВ (на рисунке 3.6 изображен один УВВ). По этому сигналу в УУИ устанавливается в единичное состояние синхронизируемый от тактового генератора МП триггер активности. Это приводит к передаче на регистр адреса ОЗУ (РгА1) адреса ячейки памяти, предварительно записанного в регистр адреса интерфейса (РгА2). В этом же такте УУИ сигналом СФ (сброс флага) сообщает о начале предоставления цикла памяти. После этого сигналом П (передача) УВВ производит обмен данными с ОЗУ.





Рис.3.6 Схема канала прямого доступа в память




Устройству ввода-вывода предоставляется только один цикл памяти, поэтому после записи в ОЗУ или чтения из ОЗУ одного слова триггер активности УУИ сбрасывается в «0», а МП возобновляет выполнение программы. Когда УВВ подготовится к следующему обмену, оно вновь установит в состояние «1» флаговый триггер, что приведет к посылке в УУИ нового запроса на доступ к памяти. Предварительно на РгА2 должен быть установлен новый адрес ячейки ОЗУ.


^ 4 СИСТЕМА КОМАНД 8-РАЗРЯДНОГО МИКРОПРОЦЕССОРА С ЖЕСТКОЙ ЛОГИКОЙ УПРАВЛЕНИЯ


4.1 Систематизация команд микропроцессора


Выполнение тех или иных операций микропроцессор осуществляет под воздействием поступающих на его вход команд. Последовательность поступления команд определяется программой, реализующей алгоритм решаемой задачи. Последний может быть сколь угодно сложным, необходимо лишь, чтобы он был разбит на шаги в соответствии с системой команд микропроцессора. Поэтому система команд важна не только тем, что МП может выполнить, но и каким путем выполняется алгоритм. Все команды, выполняемые микропроцессором, могут быть классифицированы по некоторым признакам.

^ По числу ячеек памяти, необходимых для размещения одной команды, различают команды длиной в одно, два и три слова. Команды длиной в два или три слова требуют для выборки из памяти соответственно два или три цикла обращения к ней.

В зависимости от архитектурных особенностей построения МП выделяют команды изменения содержимого ячеек памяти, изменения содержимого регистра-аккумулятора, изменения индексного регистрах, выполнения операций с памятью-стеком, выполнения операций в АЛУ, передачи управления, изменения содержимого регистра состояния, команды ввода - вывода информации.

По виду блоков МП, к которым обращаются команды, они могут быть разделены на команды обращения к памяти (адресные) обращения к регистрам (регистровые и безадресные), ввода-вывода. Команда обращения к памяти предписывает микропроцессору производить действия с содержимым определенной ячейки памяти. Номер ячейки при этом содержится в коде команды. Например, команда СЛОЖИТЬ 0300 (ADD 0300) предписывает МП обращение к памяти по адресу 0300 и сложение содержимого этой ячейки с содержимым регистра-аккумулятора. Команды обращения к регистрам выполняют различные действия без ссылок на ячейку памяти. Например, команда ОЧИСТИТЬ (CLEAR) предписывает МП записать 0 (очистить) во все разряды регистра-аккумулятора. Команды ввода-вывода осуществляют обмен информацией между МП и внешними устройствами, такими, как внешняя память (на магнитных лентах, дисках, барабанах), печатающие устройства, дисплеи и т.д.

^ По виду основных функций, выполняемых командами, их можно разделить на следующие группы:

  1. Команды пересылок данных или передачи слов обеспечивают обмен информацией между регистром-аккумулятором и внутренней памятью или внешними устройствами ввода-вывода информации. Эти команды содержат направление обмена, источник и приемник данных. К этой группе относятся команды: ЗАГРУЗИТЬ, ЗАПОМНИТЬ, ПЕРЕСЛАТЬ, ВВОД, ВЫВОД и др.

  2. ^ Арифметические и логические команды определяют операции над двумя операндами. Каждая команда этой группы содержит вид действия, источник и приемник информации. После выполнения арифметической или логической команды содержимое источника не изменяется, а результат направляется в приемник информации. К командам этой группы относятся, например, команды СЛОЖИТЬ, ВЫЧЕСТЬ, УВЕЛИЧИТЬ на 1, СДВИГ, ИНВЕРСИЯ и др.

  3. ^ Команды управления связаны с принятием решения. Они могут проверить результат вычислений в любой точке программы. Если в каком-либо месте программы возможны два или более пути продолжения решения, с помощью команд управления осуществляется выбор пути. К командам этой группы относятся, например, команды УСЛОВНЫЙ ПЕРЕХОД, БЕЗУСЛОВНЫЙ ПЕРЕХОД, СРАВНИТЬ И ПРОПУСТИТЬ, ЦИКЛ и др.

  4. Обращения к подпрограмме. В памяти микропроцессора, как и во всякой ЭВМ, могут храниться подпрограммы - последовательность команд для выполнения каких-либо стандартных (например, для вычисления тригонометрических функций) или часто повторяющихся действий. Для обращения к подпрограммам служат специальные команды обращения, например: ОБРАТИТЬСЯ К ПОДПРОГРАММЕ N, где N - начальный адрес подпрограммы.

  5. ^ Команды микроопераций.




    1. 230-svodka-o-hode-podgotovki-k-serijnomu-vipusku-mashini-a-34-na-25vi-camo-rf-f-38-op-11355-d-30-l-17-obratno-231.html
      230102-avtomatizirovannie-sistemi-obrabotki-informacii-i-upravleniya.html
      23020165-01050165-plan-izdaniya-uchebno-metodicheskoj-literaturi-v-20102011-uchebnom-godu-sankt-peterburg.html
      230401-prikladnaya-matematika-prika-z.html
      23082011-g-s-13-tema-stroitelstvo-stroitelen-kontrol.html
      23092010-g-s1-tema-stroitelstvo-stroitelen-kontrol.html
    2. doklad.bystrickaya.ru/vnutrifrakcionnaya-rabota-tv-radio-rsn-novosti-30-10-2008-bogdanov-yurij-12-00-13.html
    3. kolledzh.bystrickaya.ru/8-doma-izlecheniya-kniga-pyataya.html
    4. assessments.bystrickaya.ru/dokladchik-nachalnik-upravleniya-po-vzaimodejstviyu-s-organami-mestnogo-samoupravleniya-administracii-oblasti.html
    5. tasks.bystrickaya.ru/1-zakonodatelnie-osnovi-otchetnosti-v-rf-5.html
    6. student.bystrickaya.ru/-5-napryazhennoe-i-konfliktnoe-psihicheskoe-vzaimodejstvie-v-obshenii-enikeev-m-i-obshaya-i-socialnaya-psihologiya.html
    7. grade.bystrickaya.ru/ne-genij-s-1000-pomoshnikov-dzhim-kollinz-ot-horoshego-k-velikomu.html
    8. ekzamen.bystrickaya.ru/rossijskie-smi-o-mchs-monitoring-za-23-26-stranica-3.html
    9. school.bystrickaya.ru/2008-2009-uchebnij-god-publichnij-otchyot-municipalnogo-obsheobrazovatelnogo-uchrezhdeniya.html
    10. spur.bystrickaya.ru/metodi-opredeleniya-kriterialnih-znachenij-k1-i-k2-pokazatelej-sostoyaniya-gidrotehnicheskih-sooruzhenij.html
    11. lecture.bystrickaya.ru/5-obzor-obrazovatelnogo-sektora-distancionnogo-obrazovaniya.html
    12. reading.bystrickaya.ru/literatura-s-p-kapica-s-p-kurdyumov-g-g-malineckij-sinergetika-i-prognozi-budushego.html
    13. reading.bystrickaya.ru/kontrolnaya-rabota-po-dokumentirovaniyu-upravlencheskoj-deyatelnosti-2.html
    14. kolledzh.bystrickaya.ru/anatomiya-cheloveka-nauka-izuchayushaya-formu-i-stroenie-tela-cheloveka-v-svyazi-s-ego-funkciyami-i-zakonomernostyami-razvitiya.html
    15. otsenki.bystrickaya.ru/slova-vedomosti-27122005-244-str-a2-radio-16-mayak-novosti-26-12-2005-garin-petr-15-00-16.html
    16. education.bystrickaya.ru/-6-posyagatelstva-na-obshestvennie-otnosheniyaosnovannie-na-principe-zapreta-kriminalnih-form-povedeniya-v-ekonomicheskoj-deyatelnosti.html
    17. knigi.bystrickaya.ru/schet-tekushih-operacij-plan-seminara-mezhdunarodnoe-razdelenie-faktorov-proizvodstva-mirovoj-rinok-i-mezhdunarodnoe.html
    18. zanyatie.bystrickaya.ru/per-s-franc-n-garbovskogo-stranica-2.html
    19. writing.bystrickaya.ru/avtomatizirovannie-informacionnie-tehnologii-formirovaniya-obrabotki-i-predstavleniya-dannih-v-nalogovoj-sluzhbe-chast-2.html
    20. occupation.bystrickaya.ru/missiya-kompanii-mifi-i-realnost-metodika-postroeniya-i-osnovnie-elementi-stoimostnoj-modeli-9-stoimostnaya-model.html
    21. control.bystrickaya.ru/e-r-sukiasyana-na-temu-zhizn-i-trudi-bibliotechnogo-geniya-k-120-letiyu-so-dnya-rozhdeniya-sh-r-ranganatana-13-03-2012.html
    22. literature.bystrickaya.ru/buharskij-emirat-v-period-protektorata-rossii-1868-1920-gg-istoriografiya-problemi-07-00-09-istoriografiya-istochnikovedenie-i-metodi-istoricheskogo-issledovaniya.html
    23. tasks.bystrickaya.ru/2-missiya-i-strategicheskoe-videnie-programma-energosberezheniya-kirgizskoj-respubliki-do-2015-goda.html
    24. pisat.bystrickaya.ru/tematicheskij-plan-vistavki-arhivnih-dokumentov-i-pechatnih-izdanij-vdali-ot-ognennoj-cherti.html
    25. upbringing.bystrickaya.ru/medvedev-predlagaet-lishat-licenzij-universiteti-kotorie-ne-mogut-obespechit-dolzhnij-uroven-zanyatij-fizkulturoj-i-sportom.html
    26. bukva.bystrickaya.ru/moloko-slivki-molochnie-produkti.html
    27. reading.bystrickaya.ru/massovaya-psihologiya-i-analiz-chelovecheskogo-ya-1921g-boris-prokopevich-sinyukov-zagadochnaya-russkaya.html
    28. znanie.bystrickaya.ru/41-analiz-osnovnih-professionalnih-programm-i-programm-uchebnih-disciplin.html
    29. occupation.bystrickaya.ru/neobhodimie-elementi-v-sostave-tipovih-sovokupnostej-svyazej-diskretnoj-shemi.html
    30. uchitel.bystrickaya.ru/rabochaya-programma-kursa-chelovek-i-professiya.html
    31. obrazovanie.bystrickaya.ru/predsedatel-fonda-socialnogo-strahovaniya-rf-sergej-kalashnikov-astrahanskaya-oblast-lider-v-realizacii-socialnih-programm.html
    32. university.bystrickaya.ru/glava-5-.html
    33. uchit.bystrickaya.ru/tematika-kursovih-rabot-primernij-perechen-kursovih-rabot-po-teorii-gosudarstva-i-prava.html
    34. bukva.bystrickaya.ru/udovletvorenie-socialnih-potrebnostej-kak-cel-socialno-ekonomicheskogo-razvitiya-goroda.html
    35. shpora.bystrickaya.ru/vssuslin-gmgrishanov-programmi-v-oblasti-tochnih-nauk-issep.html
    36. znaniya.bystrickaya.ru/proshaj-shkola-uroki-nachinayutsya-146.html
© bystrickaya.ru
Мобильный рефератник - для мобильных людей.